女人被又黑又粗猛进猛出_亚洲āV日韩āV无码污污网站_无码国产尤物网站在线观看_大地影院HD免费高清完整版_成人无码免费一级毛片_久久中文高清日本_国产伦精品免费福利播放_极度变态另类maturetube_欧洲激情综合五月天_暖暖 香蕉 色 婷婷

賽靈思現(xiàn)已向客戶推出世界最大容量的 FPGA：Virtex-7 2000T。這款包含 68 億個(gè)晶體管的FPGA具有 1,954,560 個(gè)邏輯單元，容量相當(dāng)于市場(chǎng)同類最大28nm FPGA 的兩倍。這是賽靈思采用臺(tái)積電 (TSMC) 28nm HPL工藝推出的第三款 FPGA，更重要的是，這也是世界第一個(gè)采用堆疊硅片互聯(lián) (SSI) 技術(shù)（該技術(shù)是賽靈思致力于實(shí)現(xiàn)3D IC 的方法）的商用FPGA（參見 Xcell 雜志第 74 期的封面報(bào)道）。
賽靈思可編程平臺(tái)開發(fā)全球高級(jí)副總裁 Victor Peng 指出：“Virtex-7 2000T FPGA 是賽靈思創(chuàng)新和業(yè)界合作史上的一個(gè)重大里程碑。如果沒有堆疊硅片互聯(lián) (SSI) 技術(shù)，至少要等到下一代工藝技術(shù)，才有可能在單個(gè)FPGA中實(shí)現(xiàn)如此大的晶體管容量。就通常新一代產(chǎn)品的推出而言，SSI 至少提前一年將我們的最大型 28nm 器件交付給了客戶，這對(duì) ASIC 和 ASSP 仿真和原型而言尤其重要�！�
傳統(tǒng)上， FPGA 廠商習(xí)慣于采用最新芯片工藝技術(shù)來實(shí)現(xiàn)他們的新架構(gòu)，充分發(fā)揮摩爾定律的作用，這樣晶體管的數(shù)量每 22 個(gè)月就能隨最新芯片工藝技術(shù)的推出而翻一番。過去 20 年，F(xiàn)PGA 廠商一直遵循摩爾定律的發(fā)展，不斷推出新的 FPGA，實(shí)現(xiàn)器件容量的倍增。
然而，針對(duì) Virtex-7 2000T 和 Virtex-7 系列的幾個(gè)其他產(chǎn)品，賽靈思打造了 SSI 技術(shù)。該技術(shù)在無源硅中介層上并排連接著幾個(gè)硅切片（有源切片），該切片再由穿過該中介層的金屬連接，與印制電路板上不同 IC 通過金屬互聯(lián)通信的方式類似。通過這種技術(shù)，賽靈思讓器件的發(fā)展步伐超過了摩爾定律的速度。Virtex-7 2000T FPGA 的容量是市場(chǎng)同類最大28nm 器件的兩倍，而且比賽靈思最大型的 Virtex-6 FPGA 大 2.5 倍。賽靈思Virtex-7 FPGA 產(chǎn)品線經(jīng)理 Panch Chandrasekaran 指出，該架構(gòu)的真正優(yōu)勢(shì)在于，雖然2000T由 4 個(gè)切片組成，但它仍保持著傳統(tǒng) FPGA 的使用模式，設(shè)計(jì)人員可通過賽靈思工具流程和方法將該器件作為一款極大型 FPGA 進(jìn)行編程。
除具有 1,954,560 個(gè)邏輯單元外，Virtex-7 2000T 還包括含有 305,400 個(gè) CLB 切片的可配置邏輯塊 (CLB) ，分布式 RAM 容量高達(dá) 21,550 Kb。它共有 2,160 個(gè) DSP slice、46,512 個(gè) BRAM、24 個(gè)時(shí)鐘管理模塊、4 個(gè) PCIe 模塊、36 個(gè) GTX 收發(fā)器（每個(gè)性能達(dá)12.5 Gbps）、24 個(gè) I/O bank 和共 1,200 個(gè)用戶 I/O。 Virtex-7 2000T 的推出， 標(biāo)志著賽靈思取得了一個(gè)重大成就，也標(biāo)志著賽靈思向半導(dǎo)體產(chǎn)業(yè)的 3D IC時(shí)代邁進(jìn)了一大步。Chandrasekaran 指出，該產(chǎn)品的真正價(jià)值在于開啟了用戶創(chuàng)新之門，為苦心尋找最大容量器件的客戶帶來了新的設(shè)計(jì)能力。他說：“對(duì)那些希望加速產(chǎn)品開發(fā)，為軟件開發(fā)人員提供芯片仿真功能，或者期望將多個(gè)芯片整合到單個(gè)器件中，以及那些發(fā)現(xiàn)其設(shè)計(jì)不能采用 ASIC 的客戶而言，他們都將從這一了不起的技術(shù)中大受其益。通過采用SSI 技術(shù)，賽靈思現(xiàn)在就把下一代工藝才能提供的超大容量FPGA，交到設(shè)計(jì)人員手中�！�
ASIC 和 IP 仿真及原型
Gary Smith EDA 的設(shè)計(jì)工具分析師兼 ASIC 方法專家 Gary Smith 指出，目前高端 ASIC 或 ASSP 設(shè)計(jì)平均包含 4.2 億個(gè)門�！拔衣犝f過的最大產(chǎn)品包含 11 億個(gè)門。”由于門的數(shù)量很多，不管是商用仿真系統(tǒng)，還是自己動(dòng)手設(shè)計(jì)的 ASIC 原型設(shè)計(jì)電路板，90% 以上的 ASIC 設(shè)計(jì)團(tuán)隊(duì)都要采用某種形式的硬件輔助驗(yàn)證系統(tǒng)。